서문:

Winstar는 TN/STN LCD, OLED와 TFT를 비롯한 수천 가지 모델 디스플레이 모듈을 제공합니다. 디스플레이 모듈에 이미지 데이터를 제공하는 인터페이스는 여러 가지 종류가 있습니다. 고객은 그중 자사 요구 사항에 부합하거나 가장 적합한 것이 무엇일지 궁금해할 수 있습니다. 이 글에서는 디스플레이 인터페이스의 데이터 전송과 관련된 문제를 논의합니다.

디스플레이 인터페이스와 관련한 중대한 사안은 통신 대역폭(Bandwidth, BW)입니다. BW가 왜 중요할까요? BW는 통신 채널의 데이터 전송 측정치를 나타냅니다. 따라서 BW는 디스플레이가 화면 데이터에 응답하는 데 영향을 미치는데, 이는 곧 디스플레이의 새로 고침 속도를 뜻합니다. 바꿔 말하면, 이것이 곧 디스플레이의 성능입니다.

개요:

최근 잘 알려진 디스플레이 인터페이스:

1.병렬

 

1-1 MCU 인터페이스 8080/6800

제어 버스 신호에 따라 데이터 버스를 통해 전송된 원시 데이터를 표시합니다. 통신 대역폭은 드라이버 IC에서 작동하는 활성화 속도에 따라 다릅니다. QVGA 320x240 도트 매트릭스 LCD 즉, 통신 대역폭은 320 * 240/8비트(데이터 폭) * 60fps = 576KHz(ENABLE 신호에서)가 됩니다.

1.2 병렬 RGB 16/18/24비트

RGB 인터페이스는 병렬 방식으로 데이터 입력/출력을 통해 디스플레이 드라이버 IC에 구동 타이밍을 전송합니다. 예를 들어 R/G/B 데이터, 수직 동기화 신호(V-SYNC 수직 동기화 신호), 수평 동기화 신호(H-SYNC), 데이터 활성화(DE, Data Enable) 신호와 클럭 신호 PCLK(Pixel Clock) 등이 대표적입니다. RGB666의 디스플레이 인터페이스는 다음과 같습니다.

전송된 디스플레이 원시 데이터는 위와 동일합니다. 단, 디스플레이 해상도가 점점 높아집니다. 즉, WVGA 800 * 480(픽셀) * 60fps = 23.04MHz입니다. (PCLK)

2.직렬

 

2.1 SPI (Serial Peripheral Interface)

SPI는 마스터-슬레이브 기반 인터페이스로, 보통 마스터(마스터 디바이스)와 단일 또는 다중 슬레이브(슬레이브 디바이스)로 구성됩니다. 인터페이스에는 핀이 4개 있습니다. 연결 방식과 하드웨어 구조는 다음과 같습니다.

 

SCLK: 모든 디바이스가 사용하는 동기식 클럭(Synchronous Clock)입니다. 마스터가 클럭을 구동하고 슬레이브가 클럭을 수신합니다.

MOSI:마스터 출력, 슬레이브 입력(Master Out, Slave In). 이것이 마스터가 SPI 버스의 모든 슬레이브에 대하여 구동하는 기본 데이터 라인입니다. 선택한 슬레이브만 MOSI에서 데이터를 클럭합니다.

MISO:마스터 입력, 슬레이브 출력(Master In, Slave Out). 이것은 선택한 슬레이브가 마스터에 대하여 구동하는 기본 데이터 회선입니다. 선택한 슬레이브만 이 회로를 구동할 수 있습니다. 사실, SPI 버스 구성에서 슬레이브가 구동하도록 허용된 회로는 이 회로밖에 없습니다.

CS:칩 선택(Chip Select)입니다. 이 신호는 각 슬레이브에 고유합니다. 활성 상태인 경우, 선택한 슬레이브가 MISO를 구동해야 합니다.

 

디스플레이 데이터가 순차적으로 전송됩니다. 디스플레이 인터페이스 통신 대역폭은 QVGA 320 * 240(픽셀) * 16비트(색 심도) * 30fps = 36.864MHz입니다.

2.2 IIC(Inter-Integrated Circuit) 또는 I²C:

SPI는 일대일(또는 일대다) 기반이지만 I²C는 그와 달리 데이터 버스 형식으로 인터페이스됩니다. 따라서 여러 개의 마스터 디바이스와 여러 개의 슬레이브 디바이스를 연속으로 연결할 수 있습니다. 인터페이스 방식과 하드웨어 구조는 다음과 같습니다.

 

 

Standard mode = 100K bit/s.
Full speed mode = 400K bit/s.
빠름 mode = 1M bit/s.
높음 speed mode = 3.2M bit/s.

2.3 직렬 RGB 6/8비트.

디스플레이 데이터가 RGB 순서대로 전송됩니다. 디스플레이 인터페이스 통신 대역폭은 QVGA 320 * 240(픽셀) * 3도트 * 30fps = 6912000Hz(DCLK)입니다.

 

2.4 LVDS: 저전압 차등 신호(낮음 voltage differential signal). 디스플레이 인터페이스의 FPD 링크 이름을 정해야 합니다.

LVDS는 1994년에 도입된 기술 표준입니다. 차등, 직렬 신호 표준의 전기적 특징을 명시하고 있지만 프로토콜은 아닙니다. LVDS는 물리적인 레이어 사양일 뿐입니다. 수많은 데이터 통신 표준과 응용 프로그램이 이것을 사용하며 여기에 OSI 모델에 정의된 대로 데이터 링크 레이어를 추가합니다. LVDS는 저전력으로 작동하며 저렴한 TP(Twisted Pair) 동 케이블을 사용해 매우 빠른 속도로 가동할 수 있습니다.

초창기 노트북 컴퓨터와 LCD 디스플레이 공급업체에서는 프로토콜을 가리킬 때 보통 FPD 링크가 아니라 LVDS를 사용했습니다. LVDS라는 용어는 동영상 디스플레이 엔지니어링 용어인 FPD Link(Flat Panel Display Link)와 같은 뜻으로 쓰이기도 하지만 이것은 오해입니다.

 

2.5 MIPI CSI/DSI: 모바일 산업용 프로세서 인터페이스(Mobile Industry Processor Interface).

 

MIPI 얼라이언스는 모바일 디바이스의 디스플레이 컨트롤러 비용을 낮추기 위해 조직되었습니다. 이는 직렬 버스와 호스트, 이미지 데이터 출처, 대상 디바이스 사이의 통신 프로토콜을 규정합니다. 이것은 LCD 및 그와 유사한 디스플레이 기술의 예상 목표입니다.

 

DSI는 고속(예: D-PHY 2.0에 대하여 레인당 초당 4.5Gbit) 차등 신호 점대점 직렬 버스를 지정합니다. 이 버스에는 고속 클럭 레인 한 개, 하나 이상의 데이터 레인이 포함됩니다.

버스의 이미지 데이터는 수평 및 수직 블랭킹 간격 신호와 인터리빙됩니다. 데이터가 디바이스에 저장되지 않고 실시간으로 디스플레이에 전송되어 디스플레이의 프레임 버퍼 메모리가 절약됩니다. 단, 이는 결국 디바이스를 계속 새로 고치지 않으면(초당 30 또는 60프레임의 속도로) 이미지가 손실된다는 뜻이기도 합니다. 이미지 데이터는 HS 모드로만 전송됩니다. HS 모드에서는 수직 블랭킹 간격 중에 명령이 전송됩니다.

디스플레이 인터페이스 MCU 8080/6800의 실험 예시

 

LCD 컨트롤러가 단계적으로 사용이 중단되면서, 고객이 이를 대체할 핀 간(Pin-to-pin) 호환 모듈을 원하게 되었습니다. RD 소유자가 호환되는 인터페이스를 위해 MCU를 사용한 PCB를 고안했습니다. ENABLE 신호 실험 결과가 최소 9.92uS는 되어야 합니다. 이는 최대 통신 BW가 100KBPS 안팎이라는 뜻입니다.

 

ENABLE 시간을 9.84uS로 단축하면 결함 포인트가 몇 개 있다는 사실을 아래에서 확인할 수 있습니다(통신 속도는 최대 101KBPS).

 

디스플레이 인터페이스 비교 표:

 

어느 인터페이스가 최선일까요? 이 물음에는 절대적인 정답이 없습니다. 사용자가 각자의 용도에 가장 적합한 인터페이스를 선택할 뿐, ‘최선’이 따로 있는 것이 아니기 때문입니다. 이러한 인터페이스의 장단점을 비교한 아래의 표를 참조하세요.