Prefazione:

Winstar fornisce migliaia di moduli display modello, inclusi TN/STN LCD, OLED e TFT. Inoltre, vi sono molti tipi di interfacce per fornire i dati dell'immagine al modulo display. I clienti possono chiedersi quale sia il migliore o in grado di soddisfare il requisito. Questo articolo discuterà un problema relativo al trasferimento dei dati delle interfacce del display.

Un problema significativo con l'interfaccia del display è la larghezza di banda della comunicazione (BW). Perché il BW è un problema? Il BW rappresenta la misura del trasferimento dei dati nel canale di comunicazione. Pertanto, il BW influisce sulla risposta del display ai dati dello schermo, il che significa la frequenza di aggiornamento del display. Le prestazioni del display, in altre parole.

Introduzione:

Interfacce del display ben note attualmente:

1.Parallelo

 

1-1 Interfaccia MCU 8080/6800

Visualizzare i dati non elaborati inviati tramite il bus dati in base al segnale del bus di controllo. La larghezza di banda della comunicazione dipende dall'abilitazione della velocità in esecuzione sull’IC driver. LCD a matrice di punti QVGA 320x240, ovvero la larghezza di banda di comunicazione sarà 320 * 240/8 bit (larghezza dati) * 60 fps = 576 KHz al segnale ENABLE.

1.2 RGB parallelo 16/18/24 bit

L'interfaccia RGB deve trasmettere la temporizzazione dell'unità all'IC driver del display attraverso l'ingresso/uscita dei dati in modo parallelo, inclusi i dati R/G/B, il segnale di sincronizzazione verticale (V-SYNC, segnale di sincronizzazione verticale), il segnale di sincronizzazione orizzontale (H-SYNC), segnale di sincronizzazione orizzontale), il segnale di abilitazione dati (DE, abilitazione dati) e il segnale di clock PCLK (Clock pixel). L'interfaccia del display di RGB666 è la seguente:

Visualizzare i dati non elaborati trasferiti come sopra. Tuttavia, la risoluzione del display diventa sempre più alta, ovvero WVGA 800 * 480 (pixel) * 60 fps = 23,04 MHz. (PCLK)

2.Seriale

 

2.1 SPI (Serial Peripheral Interface)

L’SPI è un'interfaccia basata su master-slave, solitamente con un master (dispositivo master) e uno o più slave (dispositivi slave). Sono disponibili 4 pin sull'interfaccia. Il metodo di connessione e la struttura hardware sono i seguenti:

 

SCLK: Clock sincrono utilizzato da tutti i dispositivi. Il master aziona questo clock e gli slave ricevono il clock.

MOSI: Uscita master, ingresso slave. Questa è la linea dati principale azionata dal master a tutti gli slave sul bus SPI. Solo lo slave selezionato sincronizza i dati da MOSI.

MISO: Ingresso master, uscita slave. Questa è la linea dati principale azionata dallo slave selezionato al master. Solo lo slave selezionato può azionare questo circuito. In effetti, è l'unico circuito nella disposizione del bus SPI che uno slave può mai azionare.

CS: Selezione chip. Questo segnale è univoco per ogni slave. Quando è attivo, lo slave selezionato deve azionare MISO.

 

Visualizzare i dati trasferiti in sequenza. Larghezza di banda di comunicazione dell'interfaccia del display, ad esempio QVGA 320 * 240 (pixel) * 16 bit (profondità colore) * 30 fps = 36,864 MHz.

2.2 IIC (Inter-Integrated Circuit) o in alternativa noto come I²C):

Diversamente dalla base punto-punto (o punto-multipunto) di SPI, I²C è interfacciato sotto forma di un bus dati, che consente di collegare in serie più dispositivi master e più dispositivi slave. Il metodo di interfaccia e la struttura hardware sono i seguenti:

 

 

Standard mode = 100K bit/s.
Full speed mode = 400K bit/s.
Veloce mode = 1M bit/s.
Alto speed mode = 3.2M bit/s.

2.3 RGB seriale 6/8 bit.

Visualizzare i dati trasferiti in sequenza RGB. Larghezza di banda di comunicazione dell'interfaccia del display, ad esempio QVGA 320 * 240 (pixel) * 3 punti * 30 fps = 6912000 Hz (DCLK).

 

2.4 LVDS: Segnale differenziale a bassa tensione. Deve nominare FPD-Link per l'interfaccia del display..

LVDS è uno standard tecnico introdotto nel 1994 che specifica le caratteristiche elettriche di uno standard di segnalazione seriale differenziale, ma non è un protocollo. LVDS è solo una specifica del livello fisico; molti standard e applicazioni di comunicazione dati lo utilizzano e vi aggiungono sopra un livello di collegamento dati come definito nel modello OSI. LVDS funziona a bassa potenza e può funzionare a velocità molto elevate utilizzando cavi in rame a doppino intrecciato poco costosi.

All'inizio, i fornitori di notebook e display LCD usavano comunemente LVDS invece di FPD-Link quando si riferivano al loro protocollo. Il termine LVDS è diventato erroneamente sinonimo di collegamento del display a schermo piatto nel vocabolario tecnico dei display video.

 

2.5 MIPI CSI/DSI: Interfaccia del processore del settore mobile.

 

L’obiettivo di MIPI Alliance era ridurre il costo dei controller del display nei dispositivi mobili. Definisce un bus seriale e un protocollo di comunicazione tra l'host, la sorgente dei dati dell'immagine e il dispositivo di destinazione. È l'obiettivo previsto per display LCD e tecnologie per display simili.

 

DSI specifica un bus seriale punto a punto di segnalazione differenziale ad alta velocità (ad es. 4,5 Gbit/s/lane per D-PHY 2.0). Questo bus include un lane di clock ad alta velocità e uno o più lane di dati.

I dati dell'immagine sul bus sono interlacciati con segnali di intervalli di blanking orizzontali e verticali. I dati vengono trasferiti al display in tempo reale e non memorizzati dal dispositivo per salvare la memoria buffer frame nel display. Tuttavia, significa anche che il dispositivo deve essere continuamente aggiornato (a una velocità come 30 o 60 fotogrammi al secondo) per evitare di perdere l'immagine. I dati immagine vengono inviati solo in modalità HS. In modalità HS, i comandi vengono trasmessi durante l'intervallo di blanking verticale.

Un esempio sperimentale di interfaccia del display MCU 8080/6800:

 

Un controller LCD è stato gradualmente eliminato e il cliente desidera un modulo compatibile da pin a pin per sostituirlo. I proprietari di RD avevano progettato un PCB con un MCU per l'interfaccia compatibile. I risultati sperimentali sul segnale ENABLE devono essere lunghi almeno 9,92uS. Ciò significa che il massimo BW di comunicazione è di circa 100 KBPS.

 

Possiamo vedere alcuni punti difettosi di seguito quando si accorcia il tempo ENABLE a 9,84 uS (la velocità di comunicazione è fino a 101 KBPS).

 

Una tabella di confronto sull'interfaccia del display:

 

Quale interfaccia è la migliore? Non esiste una risposta assoluta a questa domanda. Gli utenti devono scegliere l'interfaccia adatta per le loro applicazioni, non la migliore. Vediamo il seguente confronto dei pro e dei contro di queste interfacce.